프로젝트 개요
Xilinx Zynq-7000 SoC 기반 ResNet50 CNN 추론 가속기. FPGA에 구현된 MAC 가속기로 2D Convolution 연산 하드웨어 가속.
주요 구현
- Q10.22 고정소수점 연산 (10-bit 정수 + 22-bit 소수)
- AXI-Stream 기반 데이터 스트리밍 (IDMA/WDMA/PDMA/ODMA)
- Weight FIFO 캐싱 → 1x1 Conv에서 FxE번 재사용
- ImageNet 1000-class ResNet50 전체 추론
본인 담당 업무
- 팀 프로젝트 참여 역할 수행